


радиоэлектроники

Джон Л. Хеннесси,

Дэвид А. Паттерсон

Компьютерная архитектура.
Количественный подход.

Издание 5-е



ТЕХНОСФЕРА



М И Р радиоэлектроники

Джон Л. Хеннесси, Дэвид А. Паттерсон

Компьютерная архитектура.
Количественный подход

Издание 5-е

Перевод с английского
М.В. Таранчевой

под редакцией
к.т.н. А.К. Кима

ТЕХНОСФЕРА
Москва
2016

УДК 004.2

ББК 32.973

Х38

Х38 Хеннесси Джон Л., Паттерсон Дэвид А.

Компьютерная архитектура. Количественный подход. Издание 5-е**Москва: ТЕХНОСФЕРА, 2016. – 936 с., ISBN 978-5-94836-413-1**

Компьютерный мир сегодня находится в центре революции: мобильные клиенты и облачные вычисления являются сейчас доминирующей парадигмой в развитии программирования и аппаратных инноваций. Пятое оригинальное издание «Компьютерной архитектуры» фокусируется на этом существенном сдвиге. Ключевым моментом нового издания является значительно переработанная глава, посвященная параллелизму уровня данных, которая раскрывает тайну архитектур графических процессоров с помощью четких объяснений, используя традиционную терминологию архитектуры ЭВМ.

В книге описывается, каким образом программное обеспечение и облачные технологии стали доступны для сотовых телефонов, планшетных компьютеров, ноутбуков и других мобильных устройств. Каждая глава включает в себя два реальных примера (один мобильный центр и один центр обработки данных), чтобы проиллюстрировать эти революционные изменения.

Книга предназначена как для профессиональных инженеров и архитекторов, так и для тех, кто связан с преподаванием и изучением курсов современной архитектуры и проектирования компьютеров.

УДК 004.2

ББК 32.973

This edition of **Computer Architecture, A Quantitative Approach** 9780123838728 by John L Hennessey & David A Patterson is published by arrangement with ELSEVIER INC., a Delaware corporation having its principal place of business at 360 Park Avenue South, New York, NY 10010, USA

Это издание книги «Компьютерная архитектура. Количественный подход» Джона Л. Хеннесси и Дэвида А. Паттерсона публикуется по договоренности с Элзивер Инк., Корпорация штата Делавэр, по адресу: 360 Парк-Авеню Юг, Нью-Йорк, Нью-Йорк 10010, США



© 2012 ELSEVIER INC. All rights reserved.

© 2016, ЗАО «РИЦ «ТЕХНОСФЕРА», перевод на русский язык, оригинал-макет, оформление

ISBN 978-5-94836-413-1**ISBN 978-0-12-383872-8 (англ.)**

СОДЕРЖАНИЕ

Предисловие научного редактора	8
Предисловие	11
Отзывы о пятом издании книги «Компьютерная архитектура. Количественный подход»	13
Компьютерная архитектура. Количественный подход. <i>Пятое издание</i>	15
От авторов	17
Выражения благодарности	24
Глава 1. Основы количественного проектирования и анализа	29
1.1. Введение	29
1.2. Классы компьютеров	33
1.3. Определение компьютерной архитектуры	40
1.4. Тенденции в развитии технологий	48
1.5. Тенденции потребления мощности и энергии интегральных схем	55
1.6. Тенденции изменения стоимости	61
1.7. Системная надежность	68
1.8. Измерение, отчетность и обобщение показателей производительности	71
1.9. Количественные принципы проектирования компьютеров	80
1.10. Соединяя все вместе: производительность, цена и мощность	89
1.11. Заблуждения и просчеты	92
1.12. Заключение	97
1.13. Исторический обзор и ссылки	99
Учебные примеры и упражнения от Diana Franklin	100
Глава 2. Проектирование иерархии памяти	108
2.1. Введение	108
2.2. Десять современных оптимизаций производительности кэша	116
2.3. Технологии и оптимизации памяти	135
2.4. Защита: виртуальная память и виртуальные машины	147
2.5. Смежные вопросы: разработка иерархий памяти	155
2.6. Соединяя все вместе: иерархии памяти в ARM Cortex-A8 и Intel Core i7	157
2.7. Заблуждения и просчеты	168
2.8. Заключение: заглядывая в будущее	175
2.9. Исторический обзор и ссылки	177
Учебные примеры и упражнения от Norman P. Jouppi, Naveen Muralimanohar и Sheng Li	177
Глава 3. Параллелизм уровня команд и его использование	192
3.1. Параллелизм уровня команд: концепции и проблемы	192
3.2. Основные компиляторные методы для обнаружения ILP	202
3.3. Уменьшение стоимости передач управления с помощью усовершенствованного предсказания передачи управления	209
3.4. Устранение конфликтов по данным с помощью динамического планирования	215
3.5. Динамическое планирование: примеры и алгоритм	225
3.6. Аппаратное спекулятивное выполнение	232



3.7. Использование ILP с помощью одновременной выдачи нескольких команд и статического планирования	244
3.8. Использование ILP с помощью динамического планирования, одновременной выдачи нескольких команд и спекуляции	249
3.9. Современные методы доставки команд и спекуляции	257
3.10. Исследования ограничений ILP	269
3.11. Смежные вопросы: методы ILP и система памяти	277
3.12. Многопотоковая обработка: использование параллелизма уровня потоков для повышения пропускной способности однопроцессорной системы	279
3.13. Соединяем все вместе: Intel Core i7 и ARM Cortex-A8	291
3.14. Заблуждения и просчеты	300
3.15. Заключение: что впереди?	305
3.16. Исторический обзор и ссылки	307
Примеры и упражнения Jason D. Bakos и Robert P. Colwell	307
Глава 4. Параллелизм уровня данных в векторных архитектурах, SIMD-архитектурах и архитектурах графических процессоров	
4.1. Введение	321
4.2. Векторная архитектура	324
4.3. SIMD-расширения системы команд для мультимедиа	344
4.4. Графические процессоры (GPU)	351
4.5. Обнаружение и повышение параллелизма уровня циклов	385
4.6. Смежные вопросы	392
4.7. Соединяем все вместе: сравнение мобильных GPU с серверными и Tesla с Core i7	393
4.8. Заблуждения и просчеты	402
4.9. Заключение	404
4.10. Исторические обзоры и ссылки	406
Учебные примеры и упражнения от Jason D. Bakos	406
Глава 5. Параллелизм уровня потоков	
5.1. Введение	415
5.2. Архитектуры с централизованной общей памятью	423
5.3. Производительность симметричных мультипроцессоров с общей памятью	441
5.4. Распределенная общая память и когерентность на основе справочника	455
5.5. Синхронизация: основы	464
5.6. Модели согласованности памяти: введение	470
5.7. Смежные вопросы	474
5.8. Соединяем все вместе: многоядерные процессоры и их производительность	478
5.9. Заблуждения и просчеты	485
5.10. Заключение	491
5.11. Исторические обзоры и ссылки	493
Учебные примеры и упражнения от Amr Zaky и David A. Wood	493
Глава 6. Компьютеры WSC для использования параллелизма уровня запросов и уровня данных	
6.1. Введение	516
6.2. Модели программирования и рабочие нагрузки для компьютеров WSC	522
6.3. Архитектура компьютеров WSC	527

6.4. Физическая инфраструктура и стоимость компьютеров WSC	533
6.5. Облачные вычисления: возвращение вычислений как коммунальной услуги	543
6.6. Смежные вопросы	551
6.7. Соединяем все вместе: компьютер WSC корпорации Google	554
6.8. Заблуждения и просчеты	563
6.9. Заключение	567
6.10. Исторический обзор	569
Учебные примеры и упражнения от Parthasarathy Ranganathan	569
Приложение А. Принципы организации системы команд	589
A.1. Введение	589
A.2. Классификация архитектур систем команд	591
A.3. Адресация к памяти	595
A.4. Тип и размер operandов	603
A.5. Операции в системе команд	606
A.6. Команды для потока управления	607
A.7. Кодирование системы команд	613
A.8. Смежные вопросы: роль компиляторов	616
A.9. Соединяем все вместе: архитектура MIPS	626
A.10. Заблуждения и просчеты	634
A.11. Заключение	642
A.12. Исторические обзоры и ссылки	644
Приложение В. Обзор иерархии памяти	653
B.1. Введение	653
B.2. Производительность кэша	668
B.3. Шесть основных оптимизаций кэша	676
B.4. Виртуальная память	694
B.5. Защита и примеры виртуальной памяти	706
B.6. Заблуждения и просчеты	716
B.7. Заключение	718
B.8. Исторические обзоры и ссылки	718
Упражнения от Amr Zaky	718
Приложение С. Конвейерная обработка: базовые и вспомогательные концепции	727
C.1. Введение	727
C.2. Основные проблемы конвейерной обработки — конфликты	738
C.3. Как реализуется конвейерная обработка?	760
C.4. Что усложняет реализацию конвейерной обработки?	777
C.5. Расширение конвейера MIPS для обработки многотактных операций	787
C.6. Соединяем все вместе: конвейер MIPS	801
C.7. Смежные вопросы	811
C.8. Заблуждения и просчеты	823
C.9. Заключение	825
C.10. Исторические обзоры и ссылки	825
Новые упражнения от Diana Franklin	825
Приложение М	834
Литература	839
Предметный указатель	869